基于ARM的计算机组成原理实验下位机的设是嘛

基于ARM的计算机组成原理实验下位机的设计

下位机是基于LPC2131开发扳和自己设计的输入和输出信号扩展扳所组成，主要是用来构成实验平台的硬件部分。在脱机的情况下完成基本单个模块实验、模块组合实验以及扩展实验，在联机的时候可其中包括1些有趣的树脂以完成整机实验。

整个下位机是利用ARM21 3 1架构模拟运算器模块、存储器和总线模块、堆栈模块、指令部件模块、微程序模块、启停和时序等模块，利用扩展板来实现输出和输入部分。本系统机器字长为8位，即运算器、主存、数据总线、地址总线分别为8位。

1扩展板的设计

由于LPC21 31开发板的LED灯只有8个，远远不能满足所设计实验平台的要求，所以设计了一个数据输入、输出扩展板。它的主要功能：脱机时提供操作的数据，显示作的结果，显示数据总线和地址总线的现象，和微控制信号的状态等。

设计的扩展班主提供了24个我们采取自润滑轴承来替换静压轴承二进制开关，可以提高1和0信号，可作为操作数据的来源； l 6个红色的LED作为数据总线，l6个黄色的LED灯作为地址总线，和24个蓝色的LED 作为微命令的状态灯。本实验平台设计的是八位机，数据线和地址线这里设计l 6个，是为了可以完成16机的扩展实验。

2运算器的设计

利用ARM来模拟实现八位的算术逻辑运算单元ALU、数据输入锁存器DRl和DR2、以及输出缓冲器SDR，它们之间的关系如图2所示。ALU可以进行2个8位二进制数的算术逻辑运算，各种工作方式可通过设置其控制信号来实现(S0、Sl、S2、S3、M、CN)。ARM2131开发板的P0．。6～Pom接扩展扳的开关电路，作为运算器控制信号S0、Sl、S2、S3、M、CN的输入连接线，通过开关电路置l或0，就可以给各控制信号置1或0。根据表l，各控制NEO Plastics于2017年底推出了1款有机添加剂信号的不同组合，ALU会实现不同的运算。当实验者止确设置了ALU的各个控制信号，ALU会运算数据锁存器DRl、DR2内的数据。由于DRl、DR2已经把数据锁存，只要ALU的控制信号不变，那么ALU的输出数据也不会发生改变。

数据输入锁98.07存器DRl和DR2的功能是锁存数据，什么时候锁存呢?EDRl为低电平，并且D1CK有上升沿时，把来自数据总线的数据打入锁存器DRl。同样使EDR2为低电平、D2CK有上升沿时把数据总线上的数据打入数据锁存器DR2。EDRl、EDR2接21 3 1开发板的P0．9和Po_10同时DlCK和D2CK接扩展板得正脉冲，分别作为DRl和DR2的锁存控制信号。

输出缓冲器SDR当控制信号ALU一0为低电平时，SDR导通，把ALU的运算结果输出到数据总线，当ALU一0为高电平时，SDR的输出为高阻。ALU一0为SDR的输出控制信号，接2131开发板的P0。

扩展扳的八个开关电路接2131开发扳的P0-P1作为八位的数据输入。开发扳的P0-P25接LED灯作为八位数据的输出。

3存储器和总线的设计

总线的原理：由于本实验平台使用开发扳的P1．18～Pl_25接LED灯作为八位数据线，由Po_24～Po_31接扩展扳的LED作为八位地址线。利用ARM模拟一个烈向的数据收发器，这个双向地收发器把整个系统分为内部数据和外部数据。由于数据总线需要进行内、外部数据的交换，所以由BUS信号来控制数据的流向，当BUS=I时数据由内到外，当BUS=0时，数据由外到内。而这个BUS信号接P0肌作为烈向收发器的控制信号。

利用ARM2131中的Flash存储系统，因为地址线是8位，所以划出256个字节作为我们实验平台的存储器。利用ARM模拟的存储器有3个控制信号，地址总线设置存储器地址，RM=0时，把存储器中的数据读出到总线上，当WM=0，并且EMCK有一个上升沿时，把外部总线上的数据写入存储器中。其中P0．13、P0．14、P0．15分别表示RM、WM、EMCK可以接扩展扳的电位开关和整脉冲开关。